串行RapidIO v5.4  – 使用Synplify进行综合示例设计会导致ERROR:LIT:239-Altera-Intel社区-FPGA CPLD-ChipDebug

串行RapidIO v5.4 – 使用Synplify进行综合示例设计会导致ERROR:LIT:239

问题描述

如果使用Synplify 2009.6_SP1或Synplify C-2009.03在设计中综合Serial RapidIO v5.4内核,则可能会出现以下错误的几种变体:

错误:LIT:239 – GTPA1_DUAL实例上的属性TX_TDCC_CFG_1

“srio_node_inst / node.srio_sn_inst / srio_core_inst / srio_core_xlnx_xc6slx150t_fg

g484_2p5gb_x1_gen.srio_core_xlnx_xc6slx150t_fgg484_2p5gb_x1_inst / phy_wrapper_

inst / srio_gt_wrapper / gtp_wrapper_i / tile0_gtp_wrapper_i / gtpa1_dual_i“有一个

二进制值无效,“3”。

解决/修复方法

此错误的原因似乎是Synplify中的错误。正在研究该问题,目前的解决方法是使用XST作为综合工具。

请登录后发表评论

    没有回复内容