11.3用于DSP的系统生成器 – 当我使用非常小的采样周期时，为什么有时会看到我的Simulink和HDL仿真之间的周期不匹配？

问题描述

当我按照实际时钟的顺序使用一小段采样周期时，我有时会看到不同的延迟和结果。

解决/修复方法

这是因为System Generator与Simulink求解器交互的方式存在已知问题。

要解决此问题，建议您使用标准化整数速率，例如将所有时钟标准化为1。

System Generator 11.4中已解决此问题。