11.4 Virtex-6 FPGA编辑器 – 为什么我在FPGA编辑器中看到RAMB18E1和RAMB36E1站点?-Altera-Intel社区-FPGA CPLD-ChipDebug

11.4 Virtex-6 FPGA编辑器 – 为什么我在FPGA编辑器中看到RAMB18E1和RAMB36E1站点?

问题描述

在以前的架构中,FPGA编辑器将COMP原语显示为COMP中的2个BEL。当我在FPGA编辑器中查看Virtex-6器件时,有RAMB18E1和RAMB36E1站点。

这是什么原因?我可以同时使用RAMB36E1和与之关联的两个RAMB18E1站点吗?

解决/修复方法

以这种方式对RAM原语建模使Placer可以灵活地根据时序要求分别放置每个RAMB18E1原语。在以前的架构中,RAM BEL在放置之前被打包在一起,而不考虑时序要求。

RAMB36E1和与之关联的两个RAMB18E1原语表示相同的物理资源。使用一个或两个RAMB18E1时,不能使用RAMB36E1原语。

请登录后发表评论

    没有回复内容