Aurora 8B10B v5.1 – 时序仿真问题

问题描述

在时序仿真期间，未观察到CHANNEL_UP或数据完整性检查失败。

解决/修复方法

1）在UCF中注释以下行。

NET frame_check_i / * TIG;

FRAME_CHECK模块中实现了数据完整性检查功能。

忽略该模块的定时（即TIG）会导致信号时序不匹配。

取消注释UCF中的FRAME_CHECK模块TIG将有助于PAR进行时序分析。

2）由于数字的舍入，UCF中的GT REFCLK周期与DEMO_TB的GT REFCLK周期不同。

这导致时序仿真中的HARD_ERROR，最终导致重复地重新初始化设计。

要解决此问题，请使用UCF中的GT REFCLK值周期来表示DEMO_TB中的CLOCKPERIOD_1和CLOCKPERIOD_1参数/常量。

3）确保所有收发器连续放置在多通道设计中。

这有助于ISE软件工具轻松满足时序要求。