Virtex-6 FPGA MMCM – 所有MMCM的新要求，VCO最小频率和CLKFBOUT_MULT_F值

问题描述

Virtex-6 FPGA MMCM具有以下新要求：

1. 对于所有MMCM设计，需要将校准电路插入用户设计中。
2. MMCM的最小VCO频率现在为600 MHz。
3. CLKFBOUT_MULT_F属性（MMCM的乘法）不能设置为小数值，也不能设置为1,2,3或4。

从11.5 ISE Design Suite更新（现在可用）开始，软件将检查这些要求。

关于这些要求中的每一个的更多细节描述如下。

解决/修复方法

1.校准电路要求

使用MMCM的任何设计都需要将校准电路插入到要更新的设计和仿真模型中。通过添加校准电路，MMCM不再支持STARTUP_WAIT属性。

11.5 ISE和更高版本的软件工具在软件实现的MAP阶段使用MMCM自动将电路插入设计中。

11.4 ISE和以前的软件工具要求使用MMCM将电路手动插入设计中。要获得必要的文件，请联系Xilinx技术支持。

升级到11.5 ISE时，使用手动插入电路进行设计的用户可以通过在每个适用的MMCM上放置INSERT_MMCM_PHASE_CALIBRATION = FALSE属性来删除电路或禁用电路插入。使用以下语法在UCF文件中应用该属性：

INST your_mmcm_adv_inst INSERT_MMCM_PHASE_CALIBRATION =“FALSE”; 2.最小VCO频率= 600 MHz

对最小VCO频率的新要求会影响MMCM VCO频率低于600 MHz的任何用户。受影响的客户是IP（下面列出），时钟向导用户以及在设计中直接实例化MMCM的用户。以下信息旨在帮助您了解您是否受到影响以及如何获得解决方法。

IP用户：

检查以下列表并实施链接的答复记录中列出的解决方法。未列出的任何IP都不受新的最小VCO频率的影响。

• SPI-3 LinkLayer – （Xilinx答复33589）
• SPI-4.2 – （Xilinx答复34066）
• PCI Express – （Xilinx答复34144）
• GTX收发器向导 – （Xilinx答复34143）
• Aurora 8b10b – （Xilinx答复34189）
• Aurora 64b66b – （Xilinx答复34190）
• XAUI – （Xilinx答复34159）
• SRIO – （Xilinx答复34195）
• 10G EMAC – （Xilinx答复34161）
• OBSAI示例设计 – （Xilinx答复34106）
• CPRI exampledesign – （Xilinx答复34105）
• IBERT – （Xilinx答复34901）

时钟向导用户： Virtex-6时钟资源用户指南 （UG362）： http ： //www.xilinx.com/support/documentation/user_guides/ug362.pdf IP用户：

检查以下列表并在链接的答案记录中实施解决方法。未列出的任何IP都不受新CLKFBOUT_MULT_F = 4或小数值限制的影响。该列表仍在更新，以反映受CLKFBOUT_MULT_F = 2和3限制影响的任何IP。

• GTX收发器向导 – （Xilinx答复34143）
• MIG DDR，DDR3，QDR II +，RLDRAM II – （Xilinx答复34094）
• EDK时钟发生器 – （Xilinx答复34107）
• 嵌入式MPMC – （Xilinx答复34099）
• SRIO – （Xilinx答复34084）
• SPI-4.2 – （Xilinx答复34066）
• 嵌入式三模EMAC – （Xilinx答复34015）
• RXAUI – （Xilinx答复34160）

时钟向导用户：

检查内核使用的CLKFBOUT_MULT_F值并调整DIVCLK_DIVIDE和CLKFBOUT_MULT_F属性。使用核心第4页的覆盖部分来调整值。有关这些属性的更多信息，请参见Virtex-6时钟资源用户指南 （UG362）： http ： //www.xilinx.com/support/documentation/user_guides/ug362.pdf