11.1 EDK,MPMC v5.01.a  –  MPMC集成的MIG流不会修改Virtex-4和Spartan-3 FPGA的所有UCF名称-Altera-Intel社区-FPGA CPLD-ChipDebug

11.1 EDK,MPMC v5.01.a – MPMC集成的MIG流不会修改Virtex-4和Spartan-3 FPGA的所有UCF名称

问题描述

当使用采用Virtex-4 FPGA DDRor Spartan-3FPGA DDR / DDR2设计的MPMC中的集成MIG GUI时,NGDBuild(Translate)中会出现错误,或者某些I / O会出现在随机位置。

我该如何解决这个问题?

解决/修复方法

要解决此问题,请编辑MIG生成的UCF(<EDK项目DIR> / __ xps / mig / gui / <MPMC实例名称> / user_design / par / <MPMC实例名称> .ucf)以矢量化有问题的信号;通常,cke,cs_n和odt。

例如,更改以下行:

NET“cntrl0_ddr_cke”IOSTANDARD = SSTL2_II;

NET“cntrl0_ddr_cs_n”IOSTANDARD = SSTL2_II;

NET“cntrl0_ddr2_odt”IOSTANDARD = SSTL18_II; #DDR2 only

NET“cntrl0_ddr_cke”LOC =“W22”;

NET“cntrl0_ddr_cs_n”LOC =“W23”;

NET“cntrl0_ddr2_odt”LOC =“U20”; #DDR2 only

至:

NET“cntrl0_ddr_cke [*]”IOSTANDARD = SSTL2_II;

NET“cntrl0_ddr_cs_n [*]”IOSTANDARD = SSTL2_II;

NET“cntrl0_ddr2_odt [*]”IOSTANDARD = SSTL18_II; #DDR2 only

NET“cntrl0_ddr_cke [0]”LOC =“W22”;

NET“cntrl0_ddr_cs_n [0]”LOC =“W23”;

NET“cntrl0_ddr2_odt [0]”LOC =“U20”; #DDR2 only

进行修改后,清理硬件并在XPS中生成网表以包含UCF更改。

此问题计划在MPMC v5.05.a及更高版本中修复,将在EDK 12.1中发布。

请登录后发表评论

    没有回复内容