用于PCI Express的Virtex-6 FPGA集成块封装器的设计咨询主答复记录

问题描述

设计咨询答复记录是针对当前正在进行的设计重要且被选择包含在Xilinx警报通知系统中的问题创建的。

解决/修复方法

有关适用于PCI Express的Virtex-6 FPGA集成块封装器的所有当前发行说明和已知问题的列表，请参阅IP发行说明指南： http ： //www.xilinx.com/support/documentation/ip_documentation/xtp025 .PDF

设计咨询 （Xilinx答复45771） – 面向PCI Express的Virtex-6集成模块的设计咨询 – 当使用128位x8 Gen 2接口时，接收接口信号m_axis_rx_tvalid可能会在数据包中间置为无效

01/20/2011 – （Xilinx答复39456） – 面向PCI Express的Virtex-6 FPGA 集成块封装器设计咨询 – 延迟对准器解决方案

11/18/2010 – （Xilinx答复39164） – 针对PCI Express的Virtex-6 集成块封装器v1.6和v2.1的设计咨询 – 需要将MMCM上的BANDWIDTH属性设置为低

08/04/2010 – （Xilinx答复37207） – 用于PCI Express的Virtex-6 FPGA集成块封装器v1.5的设计咨询 – 当集成块发送缓冲器满时，x8 Gen 2 128位封装器不会置低trn_tdst_rdy_n

要更新Xilinx警报通知首选项，请访问： http ： //www.xilinx.com/support/myalerts 修订历史记录