LogiCORE IP运动自适应降噪(MANR) – 发行说明和已知问题-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE IP运动自适应降噪(MANR) – 发行说明和已知问题

问题描述

本答复记录包含CORE Generator LogiCORE IP运动自适应降噪的发行说明和已知问题列表。

针对每个版本的核心列出以下信息:

  • 新功能
  • Bug修复
  • 已知的问题

注意:不建议用于新设计。自2014.1起,核心将从IP目录中删除。

请联系我们的IP合作伙伴Xylon,获取与运动自适应降噪相关的解决方案。

解决/修复方法

一般LogiCORE IP运动自适应降噪问题

(Xilinx答复34828) 如何在EDK中仿真我的视频IP pCore?
  • ISE Design Suite 14.4中的初始版本,Vivado 2012.4
支持的器件(ISE)
  • 所有7系列器件
  • 所有Virtex-6器件
  • 所有Spartan-6器件
支持的器件(Vivado)
  • 所有7系列器件
新功能
  • 在Zynq器件上,时序得到改善,支持1080p60
  • 扩展了ERROR,STATUS和中断请求寄存器功能
已解决的问题(ISE)
  • N / A
已解决的问题(Vivado
(Xilinx答复50909) 2012.2 Vivado仿真器 – 当我尝试使用行为仿真流程在Vivado仿真器中仿真我的IP时,为什么会收到错误或数据不匹配?
已知问题(ISE)
  • N / A
已知问题(Vivado)
  • N / A
  • ISE Design Suite 14.2中的初始版本,Vivado 2012.2

支持的器件(ISE)

  • 所有7系列器件
  • 所有Virtex-6器件
  • 所有Spartan-6器件

支持的器件(Vivado)

  • 所有7系列器件

新功能

  • 包含AXI4Lite时钟和复位。
  • AXI4Lite < – >其他域CDC现在要在核心处理,而不是互连

Bug修复

  • N / A

已知问题(ISE)

  • N / A

已知问题(Vivado)

(Xilinx答复50909) 2012.2 Vivado仿真器 – 当我尝试使用行为仿真流程在Vivado仿真器中仿真我的IP时,为什么会收到错误或数据不匹配?
  • ISE Design Suite 14.1中的初始版本,Vivado 2012.1

支持的器件(ISE)

  • 的Virtex-7
  • Kintex-7产品
  • 产品Artix-7
  • ZYNQ-7000
  • 的Virtex-6
  • Spartan-6的

支持的器件(Vivado)

  • 的Virtex-7
  • Kintex-7产品
  • 产品Artix-7
  • ZYNQ-7000

新功能

  • ISE 14.1 Design Suite支持
  • Virtex-7,Kintex-7,Artix-7和Zynq支持
  • 视频通过AXI4-Stream接口支持输入和输出接口
  • AXI4-Lite总线接口支持处理器接口
  • 为Motion分离AXI4Stream输出接口。
  • 独立的色度运动传递函数表
  • 5预加载的MTF表。
  • Bug修复
  • N / A

已知的问题

  • N / A

LogiCORE IP运动自适应降噪v2.0

  • ISE Design Suite 13.1中的初始版本

支持的器件

  • Virtex-6 XC CXT / LXT / SXT / HXT
  • Virtex-6 XQ LXT / SXT
  • Virtex-6 -1L XC LXT / SXT
  • Spartan-6 XC LX / LXT
  • Spartan-6 XA
  • Spartan-6 XQ LX / LXT
  • Spartan-6 -1L XC LX
  • Virtex-5 XC LX / LXT / SXT / TXT / FXT
  • Virtex-5 XQ LX / LXT / SXT / FXT
  • Spartan-3A DSP

新功能

  • 为pCore添加了AXI Lite接口,删除了PLB接口。

Bug修复

  • 使VFBC接口可用于GPP核心。

已知的问题

  • N / A

LogiCORE IP运动自适应降噪v1.1

(Xilinx答复35313)中提供了v1.1 rev1补丁。

此补丁旨在解决下面列出的问题(Xilinx答复38597)

  • ISE Design Suite 12.3中的初始版本

新功能

  • 核心版本注册添加
  • ISE 12.3软件支持

Bug修复

(Xilinx答复35395) Spartan-6 FPGA内核只能在ISE 12.1设计工具中生成,之后由于潜在的Block RAM内存相关问题而生成
  • CR566512核心未正确生成 – XMANR.vhd未交付。

已知的问题

(Xilinx答复38597) 使用pCore接口时,为什么运动自适应降噪如此之大?

LogiCORE IP运动自适应降噪v1.0

  • ISE Design Suite 11.4中的初始版本

新功能

  • ISE 11.4软件支持
  • 初始发行

Bug修复

  • N / A

已知的问题

(Xilinx答复35395) Spartan-6 FPGA内核只能在ISE 12.1设计工具中生成,之后由于潜在的Block RAM内存相关问题而生成
请登录后发表评论

    没有回复内容