LogiCORE IP映像边缘增强 – 发行说明和已知问题

问题描述

此答复记录包含CORE Generator工具和LogiCORE IP映像边缘增强的发行说明和已知问题列表。

针对每个版本的核心列出以下信息：

• 新功能
• Bug修复
• 已知的问题

LogiCORE IP Image Edge Enhancement产品页面：

https://www.xilinx.com/products/intellectual-property/ef-di-img-enhance.html

解决/修复方法

一般LogiCORE IP映像边缘增强问题

（Xilinx答复34828）

如何在EDK中仿真我的视频IP pCore？

• ISE 14.4和Vivado 2012.4设计工具的初始版本

支持的器件（ISE）

• 所有7系列器件
• 所有Virtex-6器件
• 所有Spartan-6器件

支持的器件（Vivado）

• 所有7系列器件

新功能

• 将增益量化从1/4增加到1/16

已解决的问题（ISE）

• N / A

已解决的问题（Vivado）

N / A

已知问题（ISE）

（Xilinx答复57773）

当在生成时启用“包括调试功能”选项时，为什么在使用某些视频IP中可用的TEST_PATTERN或BYPASS选项时TREADY会停止？

已知问题（Vivado）

（Xilinx答复52215）	为什么我的核心在严重警告时失败？
（Xilinx答复57773）	当在生成时启用“包括调试功能”选项时，为什么在使用某些视频IP中可用的TEST_PATTERN或BYPASS选项时TREADY会停止？

• ISE 14.3和Vivado 2012.3设计工具的初始版本

支持的器件（ISE）

• 所有7系列器件
• 所有Virtex-6器件
• 所有Spartan-6器件

支持的器件（Vivado）

• 所有7系列器件

新功能

• 修复了AXI4-Lite连接中寄存器的时钟域问题

已解决的问题（ISE）

（Xilinx答复51589）	当在EDK中未选择可选的AXI4-Lite接口时，为什么视频IP停止工作（即产生TLAST输出）？
（Xilinx答复51483）	当视频输入到AXI-4流输入内核的部分输入帧时，为什么我的视频IP会锁定？

已解决的问题（Vivado）

（Xilinx答复50909）	2012.2 Vivado仿真器当我尝试使用行为仿真流程在Vivado仿真器中仿真我的IP时，为什么会收到错误或数据不匹配？
（Xilinx答复51483）	当视频输入到AXI-4流输入内核的部分输入帧时，为什么我的视频IP会锁定？

已知问题（ISE）

（Xilinx答复60173）	为什么图像增强核心在通过AXI4-Lite接口更改列数后会在错误的列中输出数据？
（Xilinx答复57773）	当在生成时启用“包括调试功能”选项时，为什么在使用某些视频IP中可用的TEST_PATTERN或BYPASS选项时TREADY会停止？

已知问题（Vivado）

（Xilinx答复52215）	为什么我的核心在严重警告时失败？
（Xilinx答复60173）	为什么图像增强核心在通过AXI4-Lite接口更改列数后会在错误的列中输出数据？
（Xilinx答复57773）	当在生成时启用“包括调试功能”选项时，为什么在使用某些视频IP中可用的TEST_PATTERN或BYPASS选项时TREADY会停止？

• ISE Design Suite 14.2中的初始版本，Vivado 2012.2

支持的器件（ISE）

• 所有7系列器件
• 所有Virtex-6器件
• 所有Spartan-6器件

支持的器件（Vivado）

• 所有7系列器件

新功能

• ISE 14.2软件支持
• 在AXI4-Lite界面添加了s_axi_aclk，s_axi_aclken，s_axi_aresetn

Bug修复

• N / A

已知问题（ISE）

（Xilinx答复51589）	当在EDK中未选择可选的AXI4-Lite接口时，为什么视频IP停止工作（即产生TLAST输出）？
（Xilinx答复51483）	当视频输入到AXI-4流输入内核的部分输入帧时，为什么我的视频IP会锁定？

已知问题（Vivado）

（Xilinx答复50909）	2012.2 Vivado仿真器当我尝试使用行为仿真流程在Vivado仿真器中仿真我的IP时，为什么会收到错误或数据不匹配？
（Xilinx答复51483）	当视频输入到AXI-4流输入内核的部分输入帧时，为什么我的视频IP会锁定？

• ISE Design Suite 14.1中的初始版本，Vivado 2012.1

支持的器件（ISE）

• 的Virtex-7
• Kintex-7产品
• 产品Artix-7
• ZYNQ-7000
• 的Virtex-6
• Spartan-6的

支持的器件（Vivado）

• 的Virtex-7
• Kintex-7产品
• 产品Artix-7
• ZYNQ-7000

新功能

• ISE 14.1软件支持
• AXI4-Stream数据接口
• 可选的AXI4-Lite控制界面
• 内置，可选旁路和测试模式发生器模式
• 内置可选吞吐量监视器
• 支持从32×32到7680×7680的空间分辨率
• 支持所有支持的器件系列中的1080P60
• 在支持的高性能器件中支持4kx2k @ 24 Hz

Bug修复

• N / A

已知的问题

• N / A

• ISE Design Suite 13.3中的初始版本

支持的器件

• 的Virtex-7
• Virtex-7 XT（7vx485t）
• Virtex-7 -2L
• Kintex-7产品
• Kintex-7 -2
• Virtex-6 XC CXT / LXT / SXT / HXT
• Virtex-6 XQ LXT / SXT
• Virtex-6 -1L XC LXT / SXT
• Spartan-6 XC LX / LXT
• Spartan-6 XA
• Spartan-6 XQ LX / LXT
• Spartan-6 -1L XC LX

新功能

• ISE 13.3软件支持
• Virtex-7和Kintex-7器件支持
• AXI4-Lite总线接口支持EDK Pcore接口

Bug修复

（Xilinx答复33872）	“错误：simAn IP生成脚本异常退出。生成期间发现错误。”
（Xilinx答复35130）	使用设计链接许可证生成时，为什么会出现以下错误？错误：simError：Netgen因v_cfa_v1_0.vhd而失败。错误：NetListWritersUG：380该设计包含安全核心。
（Xilinx答复35437）	为什么在组件名称中有大写字母时，我发现错误说我的核心无法在Linux上生成？

已知的问题

• N / A

LogiCORE IP Image Edge Enhancement v2.0

• ISE Design Suite 12.4中的初始版本

新功能

• 新的EDK pCore API函数
• 新的STATUS寄存器/端口
• ISE 12.4软件支持

Bug修复

（Xilinx答复33872）	“错误：simAn IP生成脚本异常退出。生成期间发现错误。”
（Xilinx答复35130）	使用设计链接许可证生成时，为什么会出现以下错误？错误：simError：Netgen因v_cfa_v1_0.vhd而失败。错误：NetListWriters：380该设计包含安全核心。
（Xilinx答复35437）	为什么在组件名称中有大写字母时，我发现错误说我的核心无法在Linux上生成？

已知的问题

• N / A

• ISE Design Suite 11.4中的初始版本

新功能

• 支持：
  • 高清（1080p60）分辨率
  • 总像素高达4096，总行数为4096
• 边沿方向的可编程增益
• 可选择的处理器接口
  • EDK pCore
  • 通用处理器
  • 恒定接口
• 支持8,10或12位输入和输出精度
• YCrCb 444输入和输出
• 支持Virtex-5，Virtex-6，Spartan-3A DSP和Spartan-6 FPGA
• ISE 11.4软件支持

Bug修复

• N / A

已知的问题

（Xilinx答复33872）	“错误：simAn IP生成脚本异常退出。生成期间发现错误。”
（Xilinx答复35130）	使用设计链接许可证生成时，为什么会出现以下错误？错误：simError：Netgen因v_cfa_v1_0.vhd而失败。错误：NetListWriters：380该设计包含安全核心。
（Xilinx答复35437）	为什么在组件名称中有大写字母时，我发现错误说我的核心无法在Linux上生成？
（Xilinx答复37987）	我在哪里可以找到Xilinx流媒体视频接口用户指南（UG762）？