LogiCORE IP万兆以太网PCS / PMA(10GBASE-R)v1.1  –  ISE Design Suite 11.4的发行说明和已知问题-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE IP万兆以太网PCS / PMA(10GBASE-R)v1.1 – ISE Design Suite 11.4的发行说明和已知问题

问题描述

本答复记录包含ISE Design Suite 11.4中发布的LogiCORE IP万兆以太网PCS / PMA(10GBASE-R)v1.1核心版本,包括以下内容:

– 一般信息

– 已知的问题

有关安装说明,一般CORE Generator已知问题和设计工具要求,请参阅“IP发行说明指南”:

http://www.xilinx.com/support/documentation/ip_documentation/xtp025.pdf

解决/修复方法

一般信息

– 这是万兆以太网PCS / PMA(10GBASE-R)内核的初始版本。

以下是从CORE Generator软件生成的:

– 万兆以太网PCS / PMA(10GBASE-R)核心网表

– 示例设计HDL顶层和相关的HDL文件,以连接到Virtex-6 FPGA HXT

– 演示测试平台,以演示示例设计

– 包含数据表和用户指南的文档目录

已知的问题

(Xilinx答复33782) LogiCORE IP万兆以太网PCS / PMA(10GBASE-R)v1.1 – 数据表中报告的逻辑资源不正确

(Xilinx答复33799) LogiCORE IP万兆以太网PCS / PMA(10GBASE-R)v1.1 – 由于来自GTH向导的v6gth_wrapper_gth_init.v包装文件的编译错误而在运行NCSIM Verilog仿真时发生故障。

(Xilinx答复33802) Virtex-6 FPGA GTH收发器 – 完成初始复位序列后必须重新发布GTHINIT

请登录后发表评论

    没有回复内容