Spartan-6 FPGA – 在同一个I / O模块中使用IDDR和ODDR会出现错误：布线：472

问题描述

当在同一个IOB中实现具有输入DDR和输出DDR的双向引脚时，可以从布局和布线工具中看到以下错误：

错误：布线：472-这种设计是不可行的。要评估此问题，请使用fpga_editor。

解决/修复方法

在双向引脚的输入和输出上使用DDR时，两者都必须使用相同的时钟。

出现此错误的原因是Spartan-6 FPGA IOLOGIC中只有3个唯一的CLK连接，每个DDR实现使用其中2个专用连接用于其CLK和CLK_INV。

因此，不能实现具有不同时钟速率的相同IOB中的IDDR和ODDR。