LogiCORE XAUI v9.1和RXAUI v1.1  –  TXDIFFCTRL的Virtex-6 FPGA GTX默认设置可能导致电气空闲状况-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE XAUI v9.1和RXAUI v1.1 – TXDIFFCTRL的Virtex-6 FPGA GTX默认设置可能导致电气空闲状况

问题描述

在XAUI和RXAUI Virtex-6 FPGA示例设计中,<core_name> _block.v / vhd文件默认情况下TXDIFFCTRL与“0000”相关联。

如果使用默认值“0000”,则可能会在链路的另一端看到电气空闲类型条件。

解决/修复方法

TXDIFFCTRL可能仍需要针对特定​​设置进行调整,但更好的默认值为“1010”。

请登录后发表评论

    没有回复内容