用于PCI Express主应答记录的Virtex-5 FPGA端点模块封装器的设计咨询-Altera-Intel社区-FPGA CPLD-ChipDebug

用于PCI Express主应答记录的Virtex-5 FPGA端点模块封装器的设计咨询

问题描述

设计咨询答复记录是针对当前正在进行的设计重要且被选择包含在Xilinx警报通知系统中的问题创建的。

本设计咨询涵盖Endpoint Block Plus Wrapper,它使用用于PCI Express的Virtex-5 FPGA集成模块来创建完整的端点解决方案。

解决/修复方法

有关PCI Express的Xilinx解决/修复方法的所有当前发行说明和已知问题的列表,请参阅“IP发行说明指南”:

http://www.xilinx.com/support/documentation/ip_documentation/xtp025.pdf

设计咨询

02/25/2010 – (Xilinx答复34444) – 针对PCI Express的Endpoint Block Plus Wrapper v1.13设计咨询 – 由于链接合作伙伴广告传输数据限制完成信用额度

10/23/2009 – (Xilinx答复33411) – 针对PCI Express的Endpoint Block Plus Wrapper v1.12的设计咨询 – 热复位后,由于trn_tdst_rdy_n无效,TX方向永久停止

10/23/2009 – (Xilinx答复33699) – 针对PCI Express的Endpoint Block Plus Wrapper v1.12的设计咨询 – 第7道的极性反转可能导致核心无法训练所有8条车道

10/23/2009 – (Xilinx答复33709) – 针对PCI Express的Endpoint Block Plus Wrapper v1.12的设计咨询 – 改进时序收敛

10/23/2009 – (Xilinx答复33710) – 针对PCI Express的Endpoint Block Plus Wrapper v1.12的设计咨询 – trn_rnp_ok_n的扩展取消可能导致完成被阻止在核心内部

09/30/2009(Xilinx答复33534) – 用于PCI Express包装的端点模块的设计咨询为PCI Express包装v1.12 – 使用Synplify与Block Plus Wrapper源代码交付

要更新Xilinx警报通知首选项,请访问: http//www.xilinx.com/support/myalerts

修订记录

请登录后发表评论

    没有回复内容