LogiCORE IP DSP48宏 – 发行说明和已知问题-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE IP DSP48宏 – 发行说明和已知问题

问题描述

本答复记录包含CORE Generator LogiCORE IP DSP48宏的发行说明和已知问题列表。每个版本的核心都列出了以下信息:

  • 新功能
  • Bug修复
  • 已知的问题

LogiCORE IPDSP48 Macro Lounge: http//www.xilinx.com/products/ipcenter/DSP48_macro.htm

解决/修复方法

一般LogiCORE IP DSP48宏问题

  • N / A

LogiCORE IP DSP48 Macro v2.0 新功能

  • 11.4 ISE软件支持
  • Virtex-6,Spartan-6,Virtex-6低功耗,Spartan-6低功耗和Virtex-5Q器件支持
  • XtremeDSP Slice预加法器支持
  • 最多64个指令支持

Bug修复

  • N / A

已知的问题

  • (Xilinx答复34090) System Generator for DSP 11.4 – 为什么定义自定义输出精度时DSP48 Macro 2.0输出显示不正确?
  • (Xilinx答复34218)如何将DSP48宏上的A,B和D输入映射到各种XtremeDSP Slice变体中的各种存储器?
  • (Xilinx答复35431) 12.1MAP“错误:MapLib:979 – LUT2符号<LUT_name>具有输入信号<sig_name>,将被裁剪”
  • (Xilinx答复35673)错误:LIT:591/594/595会影响12.1中的DSP48 Macro v2.0核心独立
请登录后发表评论

    没有回复内容