11.2 ISE  – 将IP内核添加到ISE项目中,“父项目和子项目之间的器件设置不匹配”-Altera-Intel社区-FPGA CPLD-ChipDebug

11.2 ISE – 将IP内核添加到ISE项目中,“父项目和子项目之间的器件设置不匹配”

问题描述

将IP内核或IP内核副本添加到ISE项目时,将显示“添加源文件”对话框,并显示以下错误消息:

父项目和子项目之间的器件设置不匹配

Project Navigator控制台还会报告以下消息。

没有迹象表明IP核与ISE项目之间存在差异。

即使是微小的差异,如器件速度等级和器件大小,也会发生故障。

更新核心以匹配ISE项目的唯一方法似乎是使用CORE Generator作为独立工具重新生成它。

解决/修复方法

在Project Navigator 11.1中检查的器件非常严格,可能会限制用户使用在器件中完全有效的核心,只有很小的差异。

严格的器件检查也不容易将核心添加到项目中,以便使用当前项目设置更新或重新生成它。

在ISE 11.3中,这一限制已经放宽。

支票仍在那里。

但是,提供了有关不匹配的更多信息,并且错误更改为警告,允许在需要时继续添加IP核心源文件。

新建“添加源文件”对话框消息

器件设置与要添加的源之间不匹配(有关详细信息,请参阅控制台)。无论如何,源正被添加到项目中。

新控制台消息的示例:

警告:ProjectMgmt – 设置不匹配:

当前的项目:

家庭:Spartan3E

器件:xc3s100e

套餐:vq100

正在添加的文件:

家庭:Virtex5

器件:xc5vlx330t

包装:ff1738

警告:ProjectMgmt – 尝试添加时项目设置不匹配

d:/test_proj/ipcore_dir/blk_mem_gen_v2_8.xco

请登录后发表评论

    没有回复内容