LogiCORE XAUI v9.1和RXAUI v1.1 – Spartan-6器件GTP和Virtex-6器件GTX封装器的块级复位逻辑所需的更新

问题描述

对于Spartan-6 FPGA和Virtex-6 FPGA设计，当置位复位156时，应断言收发器PCS复位，以确保PCS保持复位状态，直到所有时钟均有效。

解决/修复方法

可以通过对“example_design / <core_name> _block.v / vhd”文件进行以下更改来更新重置逻辑。

如果使用VHDL

1.变更：

mgt_txreset <=没有锁定;

至：

mgt_txreset <= reset156;

2.添加：

signal cbm_rx_reset：std_logic;

3.将通道绑定监视器上的复位输出更改为新的信号名称。

更改：

RXRESET => mgt_rx_reset

至：

RXRESET => cbm_rx_reset

4.通过通道绑定监视器块和reset156的复位来驱动mgt_rx_reset：

mgt_rx_reset <= cbm_rx_reset或reset156;

5.如果在“example_design / <core_name> _example_design.vhd”中使用Virtex-6 64位内部接口：

更改：

reset_156_r1 <=’0′;

至：

reset_156_r1 <= not txlock;

如果使用Verilog

1.变更：

assign mgt_txreset = ~lock;

至：

assign mgt_txreset = reset156;

2.添加：

wire cbm_rx_reset;

3.将通道绑定监视器上的复位输出更改为新的信号名称。

更改：

.RXRESET（mgt_rx_reset）

至：

.RXRESET（cbm_rx_reset）

4.通过通道绑定监视器块和reset156的复位来驱动mgt_rx_reset：

assign mgt_rx_reset = cbm_rx_reset | reset156;

5.如果在“example_design / <core_name> _example_design.v”中使用Virtex-6 64位内部接口：

更改：

reset156_r1 <= 1’b0;

至：

reset_156_r1 <= ~txlock;