11.3 EDK，plbv46_pcie_v4_01_a – Bridge未完成PLB到PCIe的写请求并挂起

问题描述

在test_hello_world中，Virtex-6 FPGA端点桥接器在PLB到PCIe写入请求的同时接收PCIe到PLB写入请求。 PLB到PCIe写请求永远不会在PLB上完成并挂起总线。 PCIe到PLB写请求永远不会通过网桥。在此之前，有一个正确完成的PCIe到PLB读取请求。

解决/修复方法

这已在最新的PLBv46_pcie内核中修复，并在EDK 11.3中提供。 http://www.xilinx.com/xlnx/xil_sw_updates_home.jsp