LogiCORE 802.16E卷积Turbo码(CTC)解码器v4.0  – 如何获得不同块大小的BER图?-Altera-Intel论坛-FPGA CPLD-ChipDebug

LogiCORE 802.16E卷积Turbo码(CTC)解码器v4.0 – 如何获得不同块大小的BER图?

问题描述

我可以在数据表(DS634)中看到块大小为240的BER图。

http://www.xilinx.com/support/documentation/index.htm

我设计中的块大小不同。是否还有其他BER图?

解决/修复方法

由于存在相当多的组合,因此无法获得其他块大小或其他参数的BER图。

但是,请参阅XAPP1103:

http://www.xilinx.com/support/documentation/application_notes/xapp1103.pdf

其中显示了如何在ML506上创建BER系统,以测试CTC解码器的其他参数。

请登录后发表评论

    没有回复内容