11.3 System Generator for DSP  – 当我尝试生成FSL PCORE时,为什么会收到标准异常错误消息?-Altera-Intel社区-FPGA CPLD-ChipDebug

11.3 System Generator for DSP – 当我尝试生成FSL PCORE时,为什么会收到标准异常错误消息?

问题描述

当我尝试生成我的EDK FSL PCORE时,收到如下消息:

标准异常:XNetlistEngine:

提出了一个例外:

com.xilinx.sysgen.netlist.NetlistInternal:

java.io.FileNotFoundException:

G:\ xbuilds \ ids_11.3_L.56.1.1 \ NT \ 11.1 \ DSP_Tools \ NT \ SYSGEN \数据\ prociface \赛灵思\ FSL \ bus_info

(该系统找不到指定的路径)

解决/修复方法

这可能是因为System Generator for DSP 11.3中的已知问题将在下一版本中修复。

要解决此问题:

1.转到SysGen安装目录。在MATLAB中,可以通过在命令控制台上键入“cd(xlFindSysGenRoot)”来完成此操作。

2.转到“plugins \ compilation \ EDK Export Tool”目录。

3.编辑文件“xledkprecompile.m”并在第11行之后添加以下代码(在“procblock_handle = find_procblock();”之后):

%CR#532179:禁用FSL的Java Pcore包装器

bus_type = get_param(procblock_handle,’bus_type’);

如果是strcmpi(bus_type,’fsl’);返回;结束

%End CR#532179编辑

此问题已在11.4中修复。

请登录后发表评论

    没有回复内容