11.1 BitGen  – “错误:Bitgen  – Bank21的DCI设置不正确。它不能用作主器件。”-Altera-Intel社区-FPGA CPLD-ChipDebug

11.1 BitGen – “错误:Bitgen – Bank21的DCI设置不正确。它不能用作主器件。”

问题描述

在Virtex-5或Virtex-6器件中使用DCI级联时,会发生以下错误:

“错误:Bitgen – Bank21的DCI设置不正确。它不能用作主器件。

错误:Bitgen:157 – 由于上述错误,Bitgen将终止。“

我该如何解决这个错误?

解决/修复方法

此错误是由DCI级联的软件实现的限制引起的。该软件当前要求用作主DCI存储体的存储体必须具有在从存储体中使用的兼容DCI IOSTANDARD的输入。

要解决此问题,请使用正在从DCI库中使用的兼容DCI IOSTANDARD创建虚拟输入。输入不必连接到电路板或内部结构设计。

有关DCI级联的更多信息,请参见“Virtex-5 FPGA用户指南”:

http://www.xilinx.com/support/documentation/user_guides/ug190.pdf

计划从BitGen 11.4开始删除此限制。

请登录后发表评论

    没有回复内容