11.2 EDK  – “警告:放置:971  – 已发现GCLK / GCLK时钟组件对未放置在最佳GCLK / GCLK站点对…”-Altera-Intel社区-FPGA CPLD-ChipDebug

11.2 EDK – “警告:放置:971 – 已发现GCLK / GCLK时钟组件对未放置在最佳GCLK / GCLK站点对…”

问题描述

使用XPS_LL_TEMAC实现时,ML507 BSB设计会生成以下警告

警告:放置:971 – 已发现GCLK / GCLK时钟组件对未放置在最佳GCLK / GCLK站点对。 GCLK组件放置在现场。相应的GCLK组件放置在现场。如果两个GCLK组件都放置在器件的同一半(TOP或BOTTOM)中,GCLK站点可以使用到另一个GCLK的快速路径。您可能想要分析存在此问题的原因并进行更正。这不是错误,因此处理将继续。

警告:布线:466 – 在23个连接中检测到异常高的保持时间违规。前20个这样的实例打印在下面。布线器将继续并尝试修复它Hard_Ethernet_MAC / Hard_Ethernet_MAC / I_REGISTERS / TP0_I / reg_data <23>:CQ – > Hard_Ethernet_MAC / Hard_Ethernet_MAC / V5HARD_SYS.I_TEMAC / SINGLE_GMII.I _EMAC_TOP / v5_emac_wrapper / v5_emac:CLIENTEMAC0PAUSEVAL9 -2684“

解决/修复方法

MII TX时钟的引脚位于芯片的上半部分,系统时钟位于芯片的下半部分。

组合来自引脚和时钟电路的输入的BUFGMUX不能与馈送它的两个信号位于芯片的同一半。

因此对于该电路板设计而言, 不容易解决该问题

仅当工具可以解决时序并且它成功满足PAR结束时的时序约束时,才能忽略此警告。

请登录后发表评论

    没有回复内容