首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
评分
分享
QQ空间
微博
QQ好友
海报分享
复制链接
首页
社区
FPGA CPLD
Lattice-莱迪斯
正文
lattice的crosslink FPGA的MIPI硬核怎么修改D-PHY的位置
fuckfpga
8年前发布
589
4
该帖子内容已隐藏,请登录后查看
登录后继续查看
登录
注册
lattice
请登录后发表评论
登录
注册
回复
4
只看作者
最新
最热
bless_l
0
52fpga
5
fuckfpga
作者
0
lzh
0
搜索
开启精彩搜索
热门帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
我也来发一个,一图胜千言!!!!!

这个确实有点麻烦,刚好我也遇到了,我费了一点周折把这个问题解决了,过程如下,无私分享,爱我就点个赞吧!^_^
正文开始
默认情况下可以看到HARD DPHY是分配在D-PHY0上的,下图左圈是D-PHY0,而D-PHY1在右圈。
那么我们要怎么把这个硬PHY搞到D-PHY1上去呢?官方有一个文档《CrossLink High-Speed I/O MIPI D-PHY and DDR Interfaces》(文档编号FPGA-TN-02012),里面是这么写的
于是我们打开MAP看一下吧,ASIC段中唯一能找到的含MIPIDPHA的内容如下,是的你没有看错MIPIDPHA_inst这玩意是不存在的。我为什么知道他不存在,因为我原先以为MIPIDPHA_inst是一个固定的原语结点,试了一下发现根本找不到这个东西,它被d_sot_det_3_I_0_187给替代了,
而这个d_sot_det_3_I_0_187我相信它是有可能变的。
好吧,我们来试一下,
我们试图把这个硬PHY分配到MIPIDPHY1上,看一看结果。是的,成功了,赶紧干别的去吧!
谢谢,用你的办法解决了。
写得不错,我也在调这个crosslink,谢了!