Virtex-6 FPGA FIFO – 复位后首次读取错误

问题描述

当从适当约束的Virtex-6 FPGA设计中的FIFO读取并通过时序分析时，复位后读取的第一个字有时是不正确的。

解决/修复方法

解决方法是使用以下准则修改设计： http ： //www.xilinx.com/support/documentation/virtex-6.htm