LTE UL信道解码器v2.0  – 写入和读取UL-CCH寄存器时,信息不正确。为什么?-Altera-Intel社区-FPGA CPLD-ChipDebug

LTE UL信道解码器v2.0 – 写入和读取UL-CCH寄存器时,信息不正确。为什么?

问题描述

控制数据写入UL-CCH寄存器(0x34),成功从CCH通道状态寄存器读取状态数据。但是,回读的状态信息不正确。

解决/修复方法

这是LTE UL信道解码器数据表DS 700的已知问题。将在数据表的未来版本中修复它。

在数据手册中,0x34寄存器UCI_OP_SIZE定义为5位。实际上,它应该是4位,所有其他信号应该向下移1。

UL_CCH控制寄存器

地址:0x34

UCI_OP_SIZE:5位。位0-3

CP:1位:位4

ACK_OP_SIZE:2位;第5和第6位。

USER_ID:16位:位16到31

UL_CCH状态寄存器

地址:0x3C

STATUS_USER_ID:16位:位0:15这是处理器配置的CCH块的原始USER_ID参数。

UCI_DATA(0..12):13位:位16:28解码的UCI数据。如果不需要UCI数据,则该寄存器设置为0.任何未使用的位都设置为0。

ACK_DATA:2比特:比特29:30解码的ACK数据。未使用的位将设置为0。

请登录后发表评论

    没有回复内容