LogiCORE IP以太网统计v3.x和LogiCORE IP三态以太网MAC v4.x  – 示例设计时序仿真中的“找不到匹配的对象…”出错-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE IP以太网统计v3.x和LogiCORE IP三态以太网MAC v4.x – 示例设计时序仿真中的“找不到匹配的对象…”出错

问题描述

有时,运行示例设计时序仿真时可能会出现与以下类似的错误:

#**错误:(vish-4014)找不到匹配’/ testbench / dut / host_addr_reg’的对象

解决/修复方法

可以安全地忽略这些错误。

这不是设计问题,仿真结果不受影响(仿真通过)。此错误是由于脚本试图在波形窗口中显示内部设计网络。但是,PAR后的信号命名可以变化,并且在失败的设计中,这些网络已经被指定了替代名称。

请登录后发表评论

    没有回复内容