LogiCORE以太网统计v3.2 – 更改为运行Spartan-6示例设计时序仿真所需的测试平台

问题描述

运行Spartan-6 LogiCORE Ethernet Statistics v3.2示例设计时序仿真时，需要对Spartan-6的demo_tb进行更改，以使时序仿真能够正确运行。需要更改DLY值以调整时钟/数据关系。由于此核心永远不会连接到I / O（它设计用于MAC和MAC主机I / F的内部连接），因此在实际连接到内部MAC时，此接口永远不会出现这些问题。

解决/修复方法

对演示测试平台文件所做的更改：

1.搜索字符串’DLY’。

2.然后编辑以匹配以下文本：

VHDL：

– 提供输入的设置和保持时间

常数DLY：时间：= 7 ns;

Verilog的：

//提供输入的设置和保持时间

参数dly = 7000; // 7 ns