描述
关键词:基础Express,FPGAExpress,Verilog,VE-0,“IFDEF”
紧迫性:标准
一般描述:
如果Verilog设计使用“IFDEF编译器指令”,则会在以下过程中发生以下错误
分析阶段:
错误:未定义宏“在或接近令牌”IFDEF“IFDEF”
(文件:C:MyPROJ\Test\IFDEF.V线:8)(VE-0)
解决方案
FPGAExpress的版本不支持“IFDEF”指令,包括3.1。
这个问题已经在FPGAExpress3.2中得到解决。见(Xilinx解决方案5791)详情。
没有回复内容