Spartan-6时钟 –  ISE 11.2 PLL属性设置不正确,导致抖动计算增加-Altera-Intel社区-FPGA CPLD-ChipDebug

Spartan-6时钟 – ISE 11.2 PLL属性设置不正确,导致抖动计算增加

问题描述

在ISE 11.2软件工具中可能无法正确设置Spartan-6 FPGA PLL抖动计算。此问题已在ISE 11.3软件及更高版本中得到修复。

解决/修复方法

对于Spartan-6 FPGA中的PLL,存在内部属性设置,这些设置根据输入时钟端口的布线规则自动计算。其中一些在ISE 11.2软件中设置不正确,导致计时工具中的抖动计算不正确。

请登录后发表评论

    没有回复内容