Spartan-6 FPGA时钟 –  DCM去偏移计算不正确-Altera-Intel社区-FPGA CPLD-ChipDebug

Spartan-6 FPGA时钟 – DCM去偏移计算不正确

问题描述

ISE 11.2软件中的Spartan-6 FPGA DCM默认偏移设置不正确。此问题已在ISE 11.3及更高版本的软件中修复。

解决/修复方法

在ISE 11.2软件中,DCM的默认偏斜设置设置不正确。当实际值应为“0”时,工具默认设置为“9”用于去偏斜值。与输入参考时钟相比,这将导致输出时钟的偏差增加。

请登录后发表评论

    没有回复内容