11.2 XST – 当我的设计针对Virtex-6或Spartan-6时，无法使用精心设计的命令预编译VHDL和Verilog文件

问题描述

在针对Virtex-6或Spartan-6器件时，我无法在XST中使用精心设计的命令来预编译VHDL和Verilog文件。但是，此命令适用于旧器件。为什么？

解决/修复方法

精心设计的命令的目标是执行设计的语法检查（HDL Parsing）。

在11.2中，XST为Virtex-6和Spartan-6系列引入了新的VHDL / Verilog解析器。有关此更改的更多信息，请参阅（Xilinx答复32927） 。

在XST for Virtex-6和Spartan-6系列中，此命令已过时，并由与compileonly switch一起使用的run命令替换，值为yes。启动检查语法过程时，ISE Project Navigator将使用run命令。

以下是Project Navigator为Check Syntax进程生成的XST脚本文件的片段：

run -compileonly yes

-p xc6slx4-2-die

-top A_0000

-opt_mode速度

-opt_level 1

– 力量

-iuc NO

– 也就是A_0000.lso

-keep_hierarchy NO

-netlist_hierarchy as_optimized