11.x XST – 错误：HDLCompiler：236 – “。vhd”行xx：多位上的属性last_value不可综合

问题描述

在针对Virtex-6 / Spartan-6器件时，我在XST中收到以下错误，但是当我定位旧器件时没有任何问题。为什么？

错误：HDLCompiler：236 – “<file> .vhd”行xx：多位上的属性last_value不可综合

示例代码：

库;

使用ieee.std_logic_1164.all;

实体ex_46_1_0是

port（in_port：in std_logic_vector（3 downto 0）;

out_port：out std_logic_vector（3 downto 0））;

结束ex_46_1_0;

ex_46_1_0的架构beh

开始

out_port <= in_port’last_value;

结束;

解决/修复方法

在上面的例子中，我们使用’last_value预定义属性用于信号分配。这不是可综合的构造。必须在没有’last_value的情况下重写代码。

在11.2中，XST为Virtex-6和Spartan-6系列引入了新的VHDL / Verilog解析器。有关此更改的更多信息，请参阅（Xilinx答复32927）