Virtex-5,Virtex-6和Spartan-6 GTX / GTP  – 远端PCS环回数据错误-Altera-Intel社区-FPGA CPLD-ChipDebug

Virtex-5,Virtex-6和Spartan-6 GTX / GTP – 远端PCS环回数据错误

问题描述

在所有GTP和GTX高速收发器中,当启用时钟校正时,可以看到接收数据中的数据或差异错误。本答复记录讨论了为什么会出现这种情况以及如何解决这个问题。

解决/修复方法

在远端PCS环回中,在数据被环回并重新发送之前,仍然使用直到弹性缓冲器的所有电路。

请登录后发表评论

    没有回复内容