问题描述
在我的时间报告中，我的TIG约束有负“延迟”值。该路径具有时序忽略约束。
为什么它仍会出现在仅错误报告中，为什么它显示为否定？
解决/修复方法
当TIG放置在路径上时，用于定时驱动的放置和打包的工具会完全忽略该路径。
这些工具将假设源和目标时钟是相位对齐的并计算“延迟”。 “延迟”与“松弛”不同。负“松弛”表示时间违规，而负“延迟”仅表示数学产生负值。报告“延迟”时，不使用要求。
工具报告负值，但它是“延迟”而非“松弛”，可以安全地忽略它。
================================================== ==============================
时间约束：PATH“TS_my_timespec1”TIG;
分析了4条路径，分析了4个端点，0个端点失败
检测到0个定时错误。 （0设置错误，0保持错误）
————————————————– ——————————
================================================== ==============================
时间约束：PATH“TS_my_timespec2”TIG;
分析了48条路径，分析了48个端点，0个端点失败
检测到0个定时错误。 （0设置错误，0保持错误）
————————————————– ——————————
延迟：-5.021ns（数据路径 – 时钟路径偏斜+不确定性）
来源：MY_RAM（RAM）
目的地：MY_FF（FF）
数据路径延迟：1.914ns（逻辑电平= 1）
时钟路径偏差：7.083ns（9.819 – 2.736）
源时钟：MY_CLK1上升
目标时钟：MY_CLK2上升
时钟不确定度：0.148ns
时钟不确定度：0.148ns（（TSJ ^ 2 + DJ ^ 2）^ 1/2）/ 2 + PE
总系统抖动（TSJ）：0.070ns
离散抖动（DJ）：0.083ns
相位误差（PE）：0.092ns
最大数据路径：MY_RAM到MY_FF
位置延迟类型延迟（ns）物理资源
逻辑资源
————————————————- – ——————
SLICE_X0Y100.BMUX Tshcko 1.362 MY_PHYSICAL_RAM
MY_RAM
SLICE_X1Y100.A6 net（扇出= 1）0.524 MY_NET
SLICE_X1Y100.CLK Tas 0.028 MY_PHYSICAL_FF
MY_FF
————————————————- – ————————–
总计1.914ns（逻辑1.390ns，布线0.524ns）
没有回复内容