SPI-4.2 Lite v5.1 – Virtex-6设计可能会失败PAR中的时序

问题描述

在某些情况下，PAR中的以下时序约束可能会失败：

解决/修复方法

要解决此问题，请在UCF文件中进行以下更改：

1.注释掉以下约束：

＃NET“<snk_core_instant_name> / U0 / pl4_lite_snk_reset0 / rdclk0_rst_gen / reset_out_i *”MAXDELAY = 2.38 ns;

2.在UCF文件中添加以下约束：

INST“<snk_core_instant_name> / U0 / pl4_lite_snk_reset0 / rdclk0_rst_gen / reset_out *”TNM = snk_rdclk_reset;

本质上，注释的MAXELAY约束被两个约束所取代：非关键复位时序路径（TS_Snk_reset_iddr）和关键复位时序路径（TS_Snk_reset_ffs）。

此问题已在ISE 12.1中提供的核心v5.2中得到修复

修订记录

06/24/2009 – 初步发布