SPI-4.2 v9.2 – Virtex-6更改为UCF中IODELAYE1元件的HIGH_PERFORMANCE_MODE属性

问题描述

CORE Generator for Virtex-6设计生成的SPI-4.2核心网表将IODELAYE1元件的HIGH_PERFORMANCE_MODE属性设置为“TRUE”。如果目标性能低于700 Mbps，则可以选择在UCF文件中将此属性更改为“FALSE”。这将使IODELAY消耗更少的电力。

解决/修复方法

要实现此可选更改，必须将以下内容添加到UCF文件中，并为特定设计提供正确的实例路径：

INST“pl4_snk_clk0 / rdclk_idel”HIGH_PERFORMANCE_MODE =“FALSE”;

INST“<sink_core_instance_name> / U0 / io0 / * dpa2 / dpa_top0 / * DATAPAIR * / MASTER_DELAY”HIGH_PERFORMANCE_MODE =“FALSE”;

INST“<sink_core_instance_name> / U0 / io0 / * dpa2 / dpa_top0 / * DATAPAIR * / SLAVE_DELAY”HIGH_PERFORMANCE_MODE =“FALSE”;

INST“<sink_core_instance_name> / U0 / io0 / * dpa2 / dpa_top0 / * CTLPAIR * / SLAVE_DELAY”HIGH_PERFORMANCE_MODE =“FALSE”;

INST“<sink_core_instance_name> / U0 / io0 / * dpa2 / dpa_top0 / * CTLPAIR * / MASTER_DELAY”HIGH_PERFORMANCE_MODE =“FALSE”;

修订记录

06/24/2009 – 初步发布