问题描述
将Virtex-4设计重新定位到Virtex-5时,我在时序仿真中收到以下错误。为什么?
属性语法错误:当属性PLL_PMCD_MODE设置为TRUE时,X_PLL_ADV实例tb_top.uut.PMCD_inst上的属性CLKOUT0_DIVIDE设置为1。当PMCD MODE中的PLL时,该属性的合法值为8。
解决/修复方法
这是从Virtex-4 FPGA重定向到带PMCD的Virtex-5 FPGA的问题。
CLKOUT0输出是PMCD模式的8分频输出。由于仿真模型不知道输出引脚是使用还是保持打开,因此将检查属性值8的PMCD模式。
重新定位时,当属性PLL_PMCD_MODE值为“TRUE”时,工具需要自动将属性CLKOUT0_DIVIDE设置为8,CLKOUT1_DIVIDE设置为4,CLKOUT2_DIVIDE设置为2,CLKOUT3_DIVIDE设置为1。
这不会发生在11.1和11.2中,导致此错误。
若要解决此问题,您应手动设置这些属性。
此问题已在11.3中修复。这些工具负责重新定位。
没有回复内容