VCS  – 使用SystemVerilog开关编译SecureIP模型时发生错误-Altera-Intel社区-FPGA CPLD-ChipDebug

VCS – 使用SystemVerilog开关编译SecureIP模型时发生错误

问题描述

当我使用SystemVerilog -sverilog开关编译SecureIP模型时,会出现类似于以下错误:

“vcs -lca -sverilog gtp_dual_fast.vp -l vcs.log

解析设计文件’/11.1/ISE/secureip/vcs/gtp_dual_fast_vcs/gtp_dual_fast.vp’

警告 – 模块声明中的[EPIMD]空端口

以下verilog源有语法错误:

“/11.1/ISE/secureip/vcs/gtp_dual_fast_vcs/gtp_dual_fast.vp”,1

我该如何解决或解决这个问题?

解决/修复方法

要允许使用VCS中的-sverilog开关编译SecureIP库,必须将+ verilog2001ext + .vp开关添加到命令行。新命令行应如下所示:

vcs -lca -sverilog + verilog2001ext + .vp gtp_dual_fast.vp -l vcs.log

注意:将“-lca”开关添加到VCS / VCS-MX命令行可启用一组“有限的客户可用性”功能。确切的功能集因发行版而异,但记录在“LCA功能”部分中“vcs -doc”。请注意,VCS或VCS-MX还会发出编译时警告消息,提醒您已使用此开关。

Synopsys采用保守的流程,将功能分阶段引入Xilinx产品中。严格遵循这一保守程序,为大型用户群创建更稳定,更健壮的环境。

最初,新功能将出现在未公开的工具中,因为研发直接与请求新功能的少数用户合作。

在下一阶段(Beta),现场支持组织将新功能引入各种其他用户并提供重要反馈。

在随后的版本中,当获得足够的信心时,Synopsys将把该功能带入“有限的客户可用性”。这时,任何人都可以开始使用该功能,因为它出现在上面提到的文档中。用户必须添加“ – lca“切换以启用此新功能。

在随后的工具发布中,Synopsys将更加自信地将该功能转移到完全生产中,不再需要“-lca”开关。

请理解某些功能是针对用户群的一个子集的,并且可能需要更长的时间来实现在这些阶段之间移动的信心。通过提供有关新版本和新功能的反馈,用户可以积极参与加速此过程。

请登录后发表评论

    没有回复内容