分布式存储器生成器v4.1 Rev1 – VHDL行为模型在SUTAN-6器件的DOUT上驱动未知值-Altera-Intel社区-FPGA CPLD-ChipDebug

评分

分布式存储器生成器v4.1 Rev1 – VHDL行为模型在SUTAN-6器件的DOUT上驱动未知值

等级-LV1-ChipDebug

6年前发布

20

问题描述

分布式存储器生成器v4.1 Rev1内核的VHDL行为模型在DOUT上为Spartan-6设计驱动未知值。

解决/修复方法

仅在使用VHDL行为模型时才会出现此问题，并且只有在GUI中将重置和同步重置选项都设置为false时才会出现此问题。执行读操作时，DOUT总线将正确驱动数据。

此问题将在ISE 11.3发布的下一版本核心中得到修复。

修订记录

06/24/2009 – 初步发布

FPGA FPGA-CPLD SoCs xilinx 赛灵思

评分

欢迎为Ta评分