10.1.03,System Generator for DSP  – 为什么我的System Generator生成的PCORE在EDK中无法正常工作,或者为什么我的System Generator for DSP pcore在尝试读取或写入时会挂起我的处理器?-Altera-Intel社区-FPGA CPLD-ChipDebug

10.1.03,System Generator for DSP – 为什么我的System Generator生成的PCORE在EDK中无法正常工作,或者为什么我的System Generator for DSP pcore在尝试读取或写入时会挂起我的处理器?

问题描述

我的System Generator生成的PCORE似乎在我的EDK MicroBlaze系统中没有按预期工作,或者似乎在访问时挂起处理器。为什么?

解决/修复方法

这可能是由于10.1.03版本中System Generator PCORE输出的已知问题。此问题仅影响启用“双时钟”的PCORE。

要检查行为是否是由已知问题引起的,请在文本编辑器中打开PCORE的.MPD文件,然后查找以下行:

PORT splb_clk =“”,DIR = I,SIGIS = clk,BUS = SPLB

如果此行不存在,您将看到上述问题并且此答复记录适用。要解决此问题,请添加一个Gateway Out块,该块可以由一个常量System Generator块驱动,与EDK Processor块处于同一层次结构。可以禁用此网关输出块以进行生成,因此它不使用任何硬件。要禁用网关输出块,请在网关输出块参数GUI中取消选中“转换为输出端口”。

在将来的版本中不需要这种解决方法。

请登录后发表评论

    没有回复内容