M1.3映射:错误:X4KMA:312 -不能遵守设计约束,需要组合…-Xilinx-AMD社区-FPGA CPLD-ChipDebug

M1.3映射:错误:X4KMA:312 -不能遵守设计约束,需要组合…

描述

关键词:MAP,X4KMA,312,CLB,约束条件

紧迫:热

参考文献11202, 11585

当用户有UCF位置约束文件时,将无关的H、F&AMG、G、FFS打包成
一个CLB。映射给出如下错误:
产量;
错误:X4KMA:312 -不能遵守设计约束,要求
将下列符号组综合单个CLB:
DFF符号“DMODY4L实例/SUIDSDDS/ACCLSBYRG & lt;10和g/1I13”(输出)
信号=DMODY4L实例/SUIDSDDS/ACCLSB & lt;10 & gt;
FMAP符号“DMODY4L实例/SUIDSDDS/DMODY4L实例/SUIDSDs/U86YMAP”(输出)
信号=dMODY4L实例/SUIDSDDS/N1825)
DFF符号“DMODY4L实例/SUIDSDDS/ACCLSBYRG & lt;11和g/1I13”(输出)
信号=DMODY4L实例/SUIDSDDS/ACCLSB & lt;11 & gt;
FMAP符号“DMODY4L实例/SUIDSDDS/DMODY4L实例/SUODDS/U890YMAP”(输出)
信号=dMODY4L实例/SUIDSDDS/N1824)
HMAP符号
‘DMODY4L实例/SuiDDS/urxSi/dMODY4L实例/SuiDDS/urxSi/U262YMAP
(输出信号=dMODY4L实例/SUIDSDs/urxSi/N1001)
有两个以上(2)四个输入函数发生器。这些符号
共享相同的LOC属性,因此必须放置在同一CLB中。
&输出;

解决方案

当前的M1.3映射不支持基于BEL(Basic Element)的约束,例如:
&输入;
布局实例DMODY4L实例/SUIDSDDS/ACCLSBYRG & lt;11 & g//1I13: CbBrR8C19.FFY;
NST“DMODY4L实例/SUIDSDDS/ACCLSBYRG & lt;11 & g//1I13”LOC=“ClblR8C19.FFY”;

布局实例DMODY4L实例/SUIDSDDS/ACCLSBYRG & lt;10 & g//1I13: CbBrR8C19.FFX;
NST“DMODY4L实例/SUIDSDDS/ACCLSBYRG & lt;10 & g//1I13”LOC=“ClblR8C19.FFX”;


&输入/输出;
注意,FFX和.FFY是基于BEL的约束。

工作:
用户可以在EPIC中创建物理宏来将逻辑打包为一个
CLB。为它创建一个符号,然后从
设计。请参考联机文档进行教学。
创建物理宏。

请登录后发表评论

    没有回复内容