LogiCORE IP视频定时控制器 – 发行说明和已知问题

问题描述

此答复记录包含CORE Generator工具和LogiCORE IP视频时序控制器的发行说明和已知问题。

针对每个版本的核心列出以下信息：

• 新功能
• Bug修复
• 已知的问题

视频定时控制器核心页面：

https://www.xilinx.com/products/intellectual-property/ef-di-vid-timing.html

解决/修复方法

一般LogiCORE IP视频定时控制器问题

（Xilinx答复34828）	如何在EDK中仿真我的视频IP pCore？
（Xilinx答复39413）	正确检测和重新生成定时需要哪些信号？
（Xilinx答复47158）	为什么在选择消隐信号检测时看不到消隐信号？

LogiCORE IP视频定时控制器v5.01.a

（Xilinx答复52846）中提供了v5.01.a Rev3补丁。

此补丁旨在解决下面列出的问题（Xilinx答复52724） ， （Xilinx答复54610） ， （Xilinx答复54611）和（Xilinx答复55980） 。

• ISE Design Suite 14.3中的初始版本，Vivado Design Suite 2012.3

支持的器件（ISE）

• 所有7系列器件
• 所有Virtex-6器件
• 所有Spartan-6器件

支持的器件（Vivado）

• 所有7系列器件

新功能

• 添加了时钟域交叉约束

Bug修复

（Xilinx答复50909）

2012.2 Vivado仿真器 – 当我尝试使用行为仿真流程在Vivado仿真器中仿真我的IP时，为什么会收到错误或数据不匹配？

已知问题（ISE）

（Xilinx答复52215）	为什么我的核心在严重警告时失败？
（Xilinx答复52666）	软件驱动程序v3.00.a – 为什么软件驱动程序只在2013.3 / 14.3中使用SDK时才看到视频定时控制器的一个实例？
（Xilinx答复52724）	当VTC生成和VTC检测都启用时，为什么VTC生成始终等待VTC检测锁定？
（Xilinx答复52741）	当使用AXI4-Lite接口时，为什么VTC Generation在启动时始终产生720p输出定时信号？
（Xilinx答复54610）	在14.3 IDS EDK中使用VTC v5.01.a时，为什么会出现NGD Build错误？
（Xilinx答复54611）	如果检测器和发生器均已启用，为什么视频定时控制器发生器会提前重置与消隐信号相关的信号？
（Xilinx答复55980）	当AXI4-Stream时钟频率与AXI4-Lite接口时钟频率不同时，为什么我会在AXI4-Lite总线上看到写入失败？

已知问题（Vivado）

（Xilinx答复52215）	为什么我的核心在严重警告时失败？
（Xilinx答复52666）	软件驱动程序v3.00.a – 为什么软件驱动程序只在2013.3 / 14.3中使用SDK时才看到视频定时控制器的一个实例？
（Xilinx答复52724）	当VTC生成和VTC检测都启用时，为什么VTC生成始终等待VTC检测锁定？
（Xilinx答复52741）	当使用AXI4-Lite接口时，为什么VTC Generation在启动时始终产生720p输出定时信号？
（Xilinx答复54611）	如果检测器和发生器均已启用，为什么视频定时控制器发生器会提前重置与消隐信号相关的信号？
（Xilinx答复55980）	当AXI4-Stream时钟频率与AXI4-Lite接口时钟频率不同时，为什么我会在AXI4-Lite总线上看到写入失败？

LogiCORE IP视频定时控制器v5.00.a

• ISE Design Suite 14.2中的初始版本，Vivado Design Suite 2012.2

支持的器件（ISE）

• 所有7系列器件
• 所有Virtex-6器件
• 所有Spartan-6器件

支持的器件（Vivado）

• 所有7系列器件

新功能

• 增加了AXI4-Lite时钟域
• 更新的中断使能触发多个中断

Bug修复

（Xilinx答复51847）

在尝试仿真Video Timing Controller v4.00.a时，为什么会出现有关未找到组件的错误？

已知问题（ISE）

（Xilinx答复52724）

当VTC生成和VTC检测都启用时，为什么VTC生成始终等待VTC检测锁定？

已知问题（Vivado）

（Xilinx答复50909）	2012.2 Vivado仿真器 – 当我尝试使用行为仿真流程在Vivado仿真器中仿真我的IP时，为什么会收到错误或数据不匹配？
（Xilinx答复52724）	当VTC生成和VTC检测都启用时，为什么VTC生成始终等待VTC检测锁定？

LogiCORE IP视频定时控制器v4.00.a

• ISE Design Suite 14.1中的初始版本，Vivado Design Suite 2012.1

支持的器件（ISE）

• 的Virtex-7
• Kintex-7产品
• 产品Artix-7
• ZYNQ-7000
• 的Virtex-6
• Spartan-6的

支持的器件（Vivado）

• 的Virtex-7
• Kintex-7产品
• 产品Artix-7
• ZYNQ-7000

新功能

• ISE 14.1设计工具支持
• Virtex-7，Kintex-7，Artix-7和Zynq器件支持
• AXI4-Lite总线接口支持处理器接口

Bug修复

• N / A

已知的问题

（Xilinx答复51249）	软件驱动程序v2.00.a – 为什么软件驱动程序在更新到最新版本的ISE Design Suite后停止使用我的视频定时控制器内核？
（Xilinx答复51847）	在尝试仿真Video Timing Controller v4.00.a时，为什么会出现有关未找到组件的错误？

LogiCORE IP视频定时控制器v3.0

• ISE 13.2设计工具的初始版本

支持的器件

• ZYNQ-7000 *
• 的Virtex-7
• Virtex-7 XT（7vx485t）
• Virtex-7 -2L
• Kintex-7产品
• Kintex-7 -2L
• Virtex-6 XC CXT / LXT / SXT / HXT
• Virtex-6 XQ LXT / SXT
• Virtex-6 -1L XC LXT / SXT
• Virtex-6 -1L XQ LXT / SXT
• Spartan-6 XC LX / LXT
• Spartan-6 XA LX / LXT
• Spartan-6 XQ LX / LXT
• Spartan-6 -1L XC LX
• Spartan-6 -1L XQ LX
• Virtex-5 XC LX / LXT / SXT / TXT / FXT
• Virtex-5 XQ LX / LXT / SXT / FXT
• Spartan-3A DSP

新功能

• 用AXI4-Lite接口替换PLB处理器接口。

Bug修复

• 将中断控制器移至地址偏移量0x200而不是0x00，用于pCore
• 检测状态寄存器在pCore中可读
• 在pCore MPD文件中添加了“OPTION USAGE_LEVEL = BASE_USER”
• 解决了检测中断问题
• （Xilinx答复38546）为什么每帧的行数被错误地检测到？

已知的问题

（Xilinx答复50241）

尝试使用文档建议的命令0xA0000000执行软复位时，为什么会收到BRESP错误？

LogiCORE IP视频定时控制器v2.1

• ISE 11.4设计工具的初始版本

新功能

• 支持从Syncs生成空白

• 支持仅在没有空白（sync / active_video）的情况下检测视频格式

Bug修复

• 将中断控制器移至地址偏移量0x200而不是0x00，用于pCore

pCore中可读的检测状态寄存器为pCore MPD文件添加了“OPTION USAGE_LEVEL = BASE_USER”已解决的检测中断问题

（Xilinx答复35436）	为什么我在读取中断状态寄存器时遇到问题？
（Xilinx答复33829）	当我没有在核心生成GUI中选择它们时，为什么检测端口仍然在VHO文件中？
（Xilinx答复33830）	当使用每行最大时钟和每帧最大行数的默认GUI值时，为什么我会看到行为仿真和实现后门级仿真结果之间的不匹配？
（Xilinx答复35039）	在针对Spartan-6或Virtex-6器件时，为什么垂直时序的捕获值不正确，或者为什么状态寄存器没有更新？
（Xilinx答复38729）	为什么视频定时控制器pCore无法在EDK中生成XST错误？

已知的问题

（Xilinx答复38545）	使用pCore接口时，为什么视频定时控制器如此之大？
（Xilinx答复38546）	为什么每帧的行数被错误地检测到？

LogiCORE IP视频定时控制器v2.0

• ISE 11.4设计工具的初始版本

新功能

• 支持Spartan-6 FPGA
• 支持Virtex-6 FPGA
• 现在可以从CORE Generator工具生成EDK pCore选项

Bug修复

（Xilinx答复32913）

为什么某些Max Lines Per Frame值会在生成过程中导致“XST failed for v_timebase_v1_0”错误？

已知的问题

（Xilinx答复33829）	当我没有在核心生成GUI中选择它们时，为什么检测端口仍然在VHO文件中？
（Xilinx答复33830）	当使用每行最大时钟和每帧最大行数的默认GUI值时，为什么我会看到行为仿真和实现后门级仿真结果之间的不匹配？
（Xilinx答复35436）	为什么我在读取中断状态寄存器时遇到问题？
（Xilinx答复35039）	在针对Spartan-6或Virtex-6 FPGA时，为什么垂直时序的捕获值不正确，或者为什么状态寄存器没有更新？
（Xilinx答复38729）	为什么视频定时控制器pCore无法在EDK中生成XST错误？

LogiCORE IP视频定时控制器v1.0

• ISE 11.2设计工具的初始版本

新功能

• 支持最大4096 x 4096的视频帧
• 通过独立的定时和极性反转直接再生输出定时信号
• 自动检测并生成水平和垂直视频定时信号
• 支持消隐或同步信号的多种组合
• 自动检测输入视频控制信号的极性
• 可编程输出视频信号极性
• 生成多达16个额外的独立输出帧同步信号
• 大量中断和状态寄存器，便于系统控制和集成

Bug修复

• N / A

已知的问题

（Xilinx答复32913）

为什么某些“每帧最大行数”值会导致“XST对v_timebase_v1_0失败”。生成过程中出错？