11.1 Virtex-5 MAP已知问题 – 整个映射利用率报告与模型级利用率报告之间的BRAM利用率报告存在差异-Altera-Intel社区-FPGA CPLD-ChipDebug

11.1 Virtex-5 MAP已知问题 – 整个映射利用率报告与模型级利用率报告之间的BRAM利用率报告存在差异

问题描述

我看到在整体映射利用率和模块级利用率中报告的BRAM利用率的数字不会相加。这是一个已知的问题吗?

解决/修复方法

当FIFO和BRAM实例在单个组件中打包在一起时,模块级别利用率报告存在已知问题。在ISE版本10.1中报告了利用率,并在11.1中报告过。这将在版本11.2中修复。

请登录后发表评论

    没有回复内容