11.1 PlanAhead  –  Spartan-3E GCLK展示位置不必要地不灵活-Altera-Intel社区-FPGA CPLD-ChipDebug

11.1 PlanAhead – Spartan-3E GCLK展示位置不必要地不灵活

问题描述

当我放置GCLK引脚时,与其关联的BUFG也会自动放置。每个GCLK引脚可以驱动两个BUFG站点,因此该BUFG有多个有效位置。这是不必要的限制。

解决/修复方法

此问题计划在将来的软件版本中修复。

在当前软件中,如果需要使用其他BUFG,则必须手动修改约束。

请登录后发表评论

    没有回复内容