11.1 PlanAhead – Virtex-5平面图上的假IDLYCTRL0错误

问题描述

当我在Virtex-5设计上运行DRC时，会发生一个错误，指出IDELAYCTRL被约束到没有IODELAY的Bank。我已经确认该Bank使用了IODELAY。我可以安全地忽略这个错误吗？

解决/修复方法

如果在库中的固定或可变模式下使用IODELAY，则可以安全地忽略此错误。

此问题计划在PlanAhead的11.2版本中修复。