LogiCORE FIR编译器v4.0  – 如何在System Generator for DSP中使用FIR Compiler v4.0时访问重载顺序信息?-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE FIR编译器v4.0 – 如何在System Generator for DSP中使用FIR Compiler v4.0时访问重载顺序信息?

问题描述

关键词:FIR,v4.0,崩溃,coregen,

解决/修复方法

xlGetReloadOrder n_taps :FIR编译器中的滤波器抽头数coef_struct :指定系数结构。它可以采用以下String值之一: filter_type :指定要使用的过滤器类型。它可以采用以下数值之一: rate_change :插值或抽取率更改(1-16) 超频 :超频因子(1?n_taps) multiple_column_support :禁用或自定义指定多列支持: first_column_length :指定第一列长度时的整数启用多列支持column_wrap_length :整数,指定多次对称插值 (Xilinx答复29138)时的列包装长度,以获取LogiCORE FIR编译器发行说明和已知问题的详细列表。

请登录后发表评论

    没有回复内容