10.1 EDK SP3,FSL_v20_2_11_a  – 在同步块RAM实现中偶尔会丢失数据-Altera-Intel社区-FPGA CPLD-ChipDebug

10.1 EDK SP3,FSL_v20_2_11_a – 在同步块RAM实现中偶尔会丢失数据

问题描述

当使用Block RAM实现FIFO时,为什么我的数据偶尔会丢失?

解决/修复方法

这个问题只能发生在同步块RAM实现的FIFO中用一个字同时读写,并将在EDK 11.2的下一个版本’fsl_v20_v2_11_b’中修复,计划于今年晚些时候发布。

要在EDK 10.1中解决此问题,请使用此答复记录中包含的修补程序。

1.从以下位置下载补丁:

http://www.xilinx.com/txpatches/pub/applications/misc/ar32322.zip

2.将存档解压缩到项目的本地pcores文件夹,<Project> \ pcores \

3.清理生成的文件并重新实现设计。

请登录后发表评论

    没有回复内容