用于PCI Express的LogiCORE端点PIPE v1.8 – 使用VHDL时，Core不会生成示例设计或仿真文件

问题描述

解决/修复方法

核心入门指南 ，示例设计和示例仿真仅在Verilog中提供。但是，它们仍可用于VHDL内核。要创建文件，请使用项目集生成另一个核心以使用Verilog，然后复制仿真，示例设计和实现目录。 修订记录