问题描述
当我在我的设计中使用CORE Generator和Synplify时,ChipScope核心被删除了。
问题是什么?我该如何解决这个问题?
解决/修复方法
这种情况下的问题是在<core_name> .veo中生成的实例化模板。这并未将核心指定为具有端口宽度,输入,输出或输入的模块。 Synplify将削减这种实例化。例如:
chipscope_icon_v1_03_a instance_name(
.CONTROL0(控制0)
);
要解决此问题,可以向<core_name> .veo中生成的代码和模块声明添加属性。例如:
chipscope_icon_v1_03_a instance_name(
.CONTROL0(控制0)
);
模块chipscope_vio_v1_02_a(CLK,CONTROL,SYNC_OUT)/ *综合syn_black_box syn_noprune = 1 * /;
输入CLK;
inout [35:0] CONTROL;
输出[2:0] SYNC_OUT;
endmodule
此问题已在ChipScope Pro 11.2中得到解决。 CORE Generator将为示例HDL文件添加适当的属性。
没有回复内容