串行RapidIO – Virtex-5 FXT内核可能会显示数据错误和“输入错误停止”状态

问题描述

已知问题：v5.3，v5.2，v5.1 Rev1，v5.1，v4.3

串行RapidIO内核受（Xilinx答复32164）中概述的问题影响。该问题可能会出现在SRIO Core中作为协议错误或核心进入“输入错误已停止”状态。

解决/修复方法

要解决此问题，可以将SRIO Core当前使用的时钟校正长度设置为2而不是1。应在RocketIO包装器中更改以下属性：

CLK_COR_DET_LEN = 2

CLK_COR_ADJ_LEN = 2

CLK_COR_MIN_LAT = 21

CLK_COR_MAX_LAT = 24

CLK_COR_SEQ_1_1 =“0111111101”

CLK_COR_SEQ_1_2 =“0111111101”

CLK_COR_SEQ_1_ENABLE =“0011”

在SRIO v5.4核心版本发布之前，将在硬件中验证这些属性设置。此答复记录将在验证过程中更新。

修订记录

03/17/2009 – 初始版本

06/30/2009 – 更新了修复计划，推到了v5.4