LogiCORE IP彩色滤波器阵列插值（CFA） – 发行说明和已知问题

问题描述

此答复记录包含CORE Generator工具和LogiCORE IP彩色滤波器阵列插值核心的发行说明和已知问题列表。

针对每个版本的核心列出以下信息：

• 新功能
• Bug修复
• 已知的问题

彩色滤光片阵列插值LogiCORE IP页面：

http://www.xilinx.com/products/ipcenter/EF-DI-CFA.htm

解决/修复方法

一般LogiCORE IP彩色滤光片阵列插值问题

（Xilinx答复34068）	Xilinx滤色器阵列插值使用什么算法？
（Xilinx答复36149）	使用透明或常量模式时，在声明v_blank时是否需要声明h_blank？
（Xilinx答复34828）	如何在EDK中仿真我的视频IP pCore？

LogiCORE IP彩色滤光片阵列插值v6.01.a

• ISE 14.3和Vivado 2012.3工具的初始版本

支持的器件（ISE）

• 全部7系列
• 所有Virtex-6
• 所有Spartan-6

支持的器件（Vivado）

• 全部7系列

新功能

• 修复了AXI4-Lite连接中寄存器的时钟域问题

已解决的问题（ISE）

（Xilinx答复51589）	当在EDK中未选择可选的AXI4-Lite接口时，为什么视频IP停止工作（即产生TLAST输出）？
（Xilinx答复51483）	当视频输入到AXI-4流输入内核的部分输入帧时，为什么我的视频IP会锁定？

已解决的问题（Vivado）

（Xilinx答复50909）	2012.2 Vivado仿真器 – 当我尝试使用行为仿真流程在Vivado仿真器中仿真我的IP时，为什么会收到错误或数据不匹配？
（Xilinx答复51483）	当视频输入到AXI-4流输入内核的部分输入帧时，为什么我的视频IP会锁定？

已知问题（ISE）

（Xilinx答复52215）

为什么我的核心在严重警告时失败？

已知问题（Vivado）

（Xilinx答复52215）

为什么我的核心在严重警告时失败？

LogiCORE IP彩色滤光片阵列插值v6.00.a

• ISE 14.2和Vivado 2012.2工具的初始版本

支持的器件（ISE）

• 全7系列
• 所有Virtex-6
• 所有Spartan-6

支持的器件（Vivado）

• 全7系列

新功能

• AXI4-Lite和AXI4-Stream之间的独立时钟域

Bug修复

• N / A

已知问题（ISE）

（Xilinx答复51589）	当在EDK中未选择可选的AXI4-Lite接口时，为什么视频IP停止工作（即产生TLAST输出）？
（Xilinx答复51483）	当视频输入到AXI-4流输入内核的部分输入帧时，为什么我的视频IP会锁定？

已知问题（Vivado）

（Xilinx答复50909）	2012.2 Vivado仿真器 – 当我尝试使用行为仿真流程在Vivado仿真器中仿真我的IP时，为什么会收到错误或数据不匹配？
（Xilinx答复51483）	当视频输入到AXI-4流输入内核的部分输入帧时，为什么我的视频IP会锁定？

LogiCORE IP彩色滤光片阵列插值v5.00.a

• ISE 14.1和Vivado 2012.1工具的初始版本

支持的器件（ISE）

• 的Virtex-7
• Kintex-7产品
• 产品Artix-7
• ZYNQ-7000
• 的Virtex-6
• Spartan-6的

支持的器件（Vivado）

• 的Virtex-7
• Kintex-7产品
• 产品Artix-7
• ZYNQ-7000

新功能

• ISE 14.1设计工具支持
• AXI4-Stream数据接口
• 可选的AXI4-Lite控制界面
• 内置，可选旁路和测试模式发生器模式
• 内置可选吞吐量监视器
• 支持从128×128到7680×7680的空间分辨率
• 支持所有支持的器件系列中的1080P60
• 在支持的高性能器件中支持4kx2k @ 24 Hz

Bug修复

• N / A

已知的问题

（Xilinx答复47455）

如果图像尺寸小于128×128像素，为什么CFA会失败？

LogiCORE IP彩色滤光片阵列插值v4.0

• ISE Design Suite 13.3中的初始版本

支持的器件

• 的Virtex-7
• Virtex-7 XT（7vx485t）
• Virtex-7 -2L
• Kintex-7产品
• Kintex-7 -2L
• Virtex-6 XC CXT / LXT / SXT / HXT
• Virtex-6 XQ LXT / SXT
• Virtex-6 -1L XC LXT / SXT
• Virtex-6 -1L XQ LXT / SXT
• Spartan-6 XC LX / LXT
• Spartan-6 XA LX / LXT
• Spartan-6 XQ LX / LXT
• Spartan-6 -1L XC LX
• Spartan-6 -1L XQ LX

新功能

• ISE 13.3设计工具支持
• Virtex-7和Kintex-7
• AXI4-Lite总线接口支持EDK Pcore接口

Bug修复

（Xilinx答复41725）

当我为网表和C模型选择12位数据路径时，为什么输出错误？

已知的问题

（Xilinx答案41589）	CFA是否会影响原始的拜耳模式输入数据？
（Xilinx答复54069）	为什么在XPS中使用EDK pCore时，如果将最大列数或行数设置为大于1024，则CFA无法生成？

LogiCORE IP彩色滤光片阵列插值v3.0

• （Xilinx答复41726）中提供了v3.0 rev1补丁。此修补程序旨在解决下面列出的问题（Xilinx答复41725） 。
• ISE Design Suite 12.4中的初始版本。

新功能

• 定义了EDK pCore驱动软件宏。
• GPP和EDK接口行为已更改。
• GUI工具提示，最小值和最大值已更新。
• 核心可在EDK中配置
• 状态寄存器的第7位反映时序发生器是否被锁定。

Bug修复

• CR 553188：GUI时序参数仅适用于con
• CR 553183：时序参数的问题描述不清楚
• （Xilinx答复38912）为什么常量接口的VBLANK和HBLANK极性错误？

已知的问题

（Xilinx答案41589）	CFA是否会影响原始的拜耳模式输入数据？
（Xilinx答复41725）	当我为网表和C模型选择12位数据路径时，为什么输出错误？
（Xilinx答复54069）	为什么在XPS中使用EDK pCore时，如果将最大列数或行数设置为大于1024，则CFA无法生成？

LogiCORE IP彩色滤光片阵列插值v2.0

• ISE Design Suite 12.2中的初始版本

新功能

• 总列数和行数增加到4k x 4k像素
• 增加了对Spartan-6和Virtex-6器件的支持
• 添加了Pcore对XSVI总线的支持
• Linux 32和64位支持

Bug修复

• CR 553188：GUI时序参数仅适用于恒定接口
• CR 553183：时序参数的问题描述不清楚
• CR 527227：在CORE Generator中由CFA内核生成的GUI超出范围错误
• （Xilinx答复35130）为什么在使用设计链接许可证生成时会出现以下错误？ “错误：sim – 错误：Netgen因v_cfa_v1_0.vhd而失败。错误：NetListWriters：380 – 该设计包含安全核心”

已知的问题

（Xilinx答复33872）	“错误：simAn IP生成脚本异常退出。生成期间发现错误。”
（Xilinx答复37987）	我在哪里可以找到UG762：Xilinx流媒体视频接口用户指南？
（Xilinx答复38830）	为什么一些检测到的值比预期的少一个？
（Xilinx答复38912）	为什么常量接口的VBLANK和HBLANK极性错误？

LogiCORE IP彩色滤光片阵列插值v1.0

• ISE Design Suite 11.1中的初始版本

新功能

• RGB和CMY拜耳图像传感器支持
• 5×5插补孔径
• 低占用空间，高质量插值
• 支持流式传输或帧缓冲处理
• 可选择的处理器接口
  • EDK pCore
  • 通用处理器
  • 恒定接口
  • 透明界面
• 可配置的8,10和12位输入和输出
• 自动检测定时参数和定时信号极性
• ISE 11.1设计工具支持

Bug修复

• N / A

已知的问题

（Xilinx答复32340）	为什么我的Image Pipe Video IP核在参数或许可证更改时无法更新网表，但组件名称保持不变？
（Xilinx答复33581）	为什么我的设计的输出仿真网表是加密的，只能由ISE工具仿真器读取？
（Xilinx答复33872）	“ERROR：sim一个IP生成脚本异常退出。在生成过程中发现错误。”
（Xilinx答复35130）	使用设计链接许可证生成时，为什么会出现以下错误？错误：sim错误：Netgen因v_cfa_v1_0.vhd而失败。错误：NetListWriters：380该设计包含安全核心。